中国科学技术信息研究所--国家工程技术数字图书馆

[期刊] 张镇王雪原冯奕《电子与封装》 2019年4期共5页

摘要 : 通过对传统两级单端运放结构的改进,设计了一种AB类输入和输出的全差分运放,在不损失增益的前提下提高了带宽和压摆率.本运放基于JAZZ 0.18 μm CMOS工艺进行设计,为了保证设计的鲁棒性,仿真覆盖了全工艺角,结果表明,在3.3 V 10％的电源电压、5 pF的大... 展开

关键词 : AB类全差分全工艺角

2. 基于0.6μm全差分运算放大器的设计 北大核心 CSCD CSTPCD

[期刊] 康怡曹红卫罗广孝《核电子学与探测技术》 2010年10期共3页

摘要 : 研究了一种全差分高增益、低功耗的CMOS运算放大器,采用折叠共源共栅结构、开关式共模反馈以及宽摆幅偏置电路.基于CSMC 0.6μm CMOS工艺,采用HSPICE软件对电路进行仿真.对各性能参数的仿真结果表明,该电路在输入2.5 V电压的情况下,此电路的开环直流增... 展开

关键词 : 全差分折叠共源共栅高增益

3. 全差分高增益运放的设计 OA

[期刊] 李佳万祥义石广源《辽宁大学学报（自然科学版）》 2009年1期共3页

摘要 : 在3.3 V电源电压下采用中芯国际(SMIC) 0.18 μm 混合信号 CMOS 工艺设计了一个单级全差分运算放大器.所设计的运放采用了增益提升技术,其主运放为一个带有开关电容共模反馈的全差分折叠-共源共栅运放,两个简单的连续时间共模反馈电路的运放作为辅运放... 展开

关键词 : 全差分增益提升运放

4. 全差分运放中共模反馈电路的一种新接法 北大核心 CSCD CSTPCD

[期刊] 胡鹏飞邵丙铣《微电子学与计算机》 2003年7期共3页

摘要 : 提出一种新的连接方法,利用一个简单的差分对,通过与差分信号共用信号通路,实现共模反馈电路,比传统方法节省了晶体管.并给出使用了这个共模反馈电路的一个高速、高增益、二级全差分运算放大器的设计实例.给出了理论分析和HSPICE的模拟结果.其共模回路... 展开

关键词 : 运放全差分共模反馈

5. 用于高速电荷域ADC的电荷比较器设计 OA

[期刊] 李蕾蕾钱宏文魏敬和薛颜陈珍海《电子与封装》 2019年8期共4页

摘要 : 设计了一种用于电荷域流水线ADC的高速电荷比较器电路,该比较器包括电荷采样电路、共模不敏感开关电容网络和锁存放大器.仿真结果表明,在0.18 μm CMOS工艺条件下,该比较器在250 MHz时钟下性能良好,采用该比较器的12位250 MS/s电荷域ADC内的2.5位子级电路功能正确.

关键词 : 电荷域全差分子级电路 ADC

6. 基于移动设备的D类放大器前置放大器的设计

[期刊] 景新幸胡胜包远鑫《电声技术》 2013年6期共4页

摘要 : 基于SMIC 0.18 μm工艺,设计了一款低功耗、低噪声的D类前置放大器.通过对常用运放的结构进行比较,选择了一种开关电容共模反馈电路的两级运放,并加入斩波结构降低噪声.用Cadence/Spectre仿真器进行仿真,仿真结果表明,该全差分运放的直流开环增益为65... 展开

关键词 : 低噪声低功耗斩波全差分

7. 一种新型的0.5 V全差分运放的设计 OA

[期刊] 白文娟王子欧华京《现代电子技术》 2010年4期共4页

摘要 : 提出一种新型的工作在0.5 V电源电压下两级低压全差分运放,该运放结构是带有共模反馈的密勒补偿运放,拥有更强的抗噪声能力和共模电源电压抑制能力,带宽更大,提高了系统的稳定性.输入信号由晶体管的栅极加入,这点与传统的电路结构相吻合,并采用衬底自... 展开

关键词 : 低压运放全差分共模反馈

8. 高性能电荷泵的锁相环电路 OA CSTPCD

[期刊] 王秀琴江晓林《黑龙江科技学院学报》 2009年4期共4页

摘要 : 为满足锁相环电路高稳定性、低功耗的要求,提高其整体性能,通过对普通型电荷泵锁相环电路模块的改进,设计了一种高性能差分型电荷泵锁相环.该电路包括鉴频鉴相器、分频器、差分电荷泵和压控振荡器的电路结构.仿真结果表明:该差分型电荷泵锁相环的锁定... 展开

关键词 : 电荷泵锁相环全差分

9. D类功放中积分器的设计 CSCD

[期刊] 林福坚袁国顺周长胜《微计算机信息》 2008年35期共3页

摘要 : 本文基于N阱0.5um DPTM CMOS工艺,完成了D类音频功放中积分器的设计.文章首先分析基于PWM调制D类功放中积分器的基本原理,然后着重介绍积分器中全差分运放的设计.在candence下的电路仿真表明,该运放的性能指标可以满足系统对积分器的要求.

关键词 : 积分器 PWM 全差分运放

10. 一种高速CMOS全差分运算放大器 北大核心 CSCD CSTPCD

[期刊] 朱小珍朱樟明柴常春《半导体技术》 2006年4期共4页

摘要 : 设计并讨论了一种高速CMOS全差分运算放大器.设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性.基于TSMC 0.25 μ m CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单... 展开

关键词 : 折叠共源共栅共模反馈全差分高速