摘要 : We investigated the variability impact of line edge roughness (LER) on standard inversion-mode (IM) and junctionless FinFETs (JL-FinFET) designed for the 2009 ITRS high-performance logic 32-, 21-, and 15-nm nodes using technology ... 展开
作者 | Leung~ G. Chui~ C. O. |
---|---|
作者单位 | |
期刊名称 | 《Electron Device Letters, IEEE》 |
页码/总页数 | p.1489-1491 / 3 |
语种/中图分类号 | 英语 / TN6 |
关键词 | FinFET junctionless line edge roughness (LER) variability |
DOI | 10.1109/LED.2011.2164233 |
馆藏号 | IELEP0098 |