摘要 : バスとハードウェア丁ブロックの間にバッファを介在させることにより「バ不の浪掛こよるハードウェアの待ち時間を軽減させ芦ことが可能となる。 しかしながら、バッファや容塵を正確に見積もらなけ叫乳処理全体の破綻を招く、もしくはメモリ．領奴の... 展开 バスとハードウェア丁ブロックの間にバッファを介在させることにより「バ不の浪掛こよるハードウェアの待ち時間を軽減させ芦ことが可能となる。 しかしながら、バッファや容塵を正確に見積もらなけ叫乳処理全体の破綻を招く、もしくはメモリ．領奴の無駄により、LSIの、コストを高くする繹界となる。 本稿では、FIFO を構成する2ポートRAM のバッファを持つメモリバスのSystemC モデルを用いて′．ツツ　 ア容量の評価を行った結果を示す。 本評価では、メモリバスの他、CPU、ハードウェア·ブロックのSystemCキデノ作成し、実データ用 いたシミュレーシ。 ンを実施した。 シミ立レーション時に、バニん．ファのアクセス状況を保存し、バッフア痍用状況をグラフ化することにより、バッファの適正容量を評価した。すた、ハ一ドウエアブロツクよナ．プ占ックに接続するノミ．ッファにビン接続アダプタ (SystemCモデル)、を挿入することにより、′＼⊥ドゥェア·プロらクをRTL デルに置き換えることを可能とした。 ピン接続アダプタの利用により、SystemC/RTL、混在シミュレーションを可能とレ. SystemC モデルをRTL検証用ベンチに流用可能とした。 收起