摘要: 现代高性能处理器需要高速的数据传输与处理能力，时钟树作为处理器时钟信号传输载体，直接影响着整个处理器的性能。时钟树结构的选择及其设计是处理器达到高性能的重要环节之一。处理器通常采用平衡树型时钟结构，其特点是传播延时（latency）大、时... 展开 现代高性能处理器需要高速的数据传输与处理能力，时钟树作为处理器时钟信号传输载体，直接影响着整个处理器的性能。时钟树结构的选择及其设计是处理器达到高性能的重要环节之一。处理器通常采用平衡树型时钟结构，其特点是传播延时（latency）大、时钟偏差（skew）大、片上误差（OCV）大，而这些因素会直接导致处理器性能下降甚至不能工作。因此设计低latency、低skew、低OCV的时钟结构已成为高性能处理器设计的关键技术之一。 时钟结构主要有两种：树形结构与网状型结构。树形结构设计是目前比较成熟的技术，EDA工具能够自动实现，广泛应用于集成电路时钟设计；而网状型时钟结构需要大量的手工调整，但它能满足高性能处理器所需的性能指标。 本文在国内外相关研究成果的基础上，以纳米工艺下的高性能处理器时钟树结构及其设计实现为研究对象，对鱼骨型(fishbone，FB)时钟结构展开了深入研究。本文的主要工作和创新点包括: 1.为了支持电路级的FB分析和研究，建立了FB电路模型。分析了互连线延时模型的精度与实用情况，采用精度较高的Π模型与分布RC模型相结合给FB网络建立电路模型。 2.根据 FB时钟结构，设定结构中各部分参数，采用建立好的电路模型在SPICE中模拟，对产生的多项指标进行全面分析与预估。实验证明该模型的精度与实现后的FB时钟网络基本一致，精度达到95%以上。 3.为了使网状时钟能够自动在EDA中实现，本文结合实践开发了一套能够针对FB网状时钟结构自动实现的算法和工具，大大提高了实现网状时钟的效率。 4.结合网状型与平衡树各自的优势，实现了两者相混合的时钟结构（fishbone-balance-tree，FBT），既能达到比较小的latency与skew又能在关键路径实现有用时钟偏差（useful skew），进一步提高处理器性能。 收起