摘要 : 时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间数值受运行温度变... 展开
| 作者 | 许玥 谢杰 曾中明 张宝顺 吴东岷 |
|---|---|
| 作者单位 | |
| 期刊名称 | 《电子测量与仪器学报》 |
| 期刊英文名称 | 《Journal of Electronic Measurement and Instrumentation》 |
| 页码/总页数 | P.89-96 / 8 |
| 语种/中图分类号 | 汉语 / TN79 |
| 关键词 | 现场可编程逻辑门阵列 抽头延迟链-时间数字转换器 多层感知机 神经网络校准 |
| DOI | 10.13382/j.jemi.B2407180 |
| 基金项目 | 国家重点研发计划(2021YFB3202202)项目资助。 |
| 收录情况 | BDHX CSTPCD |
| 机标主题词 / 分类号 | 校准;时间数字转换器;多层感知器 / TB9;TN792;TP212 |
